agizo_bg

bidhaa

10AX115H2F34E2SG FPGA Arria® 10 GX Family 1150000 Seli 20nm Teknolojia 0.9V 1152-Pin FC-FBGA

maelezo mafupi:

Familia ya kifaa cha 10AX115H2F34E2SG inajumuisha utendakazi wa juu na ufanisi wa nishati ya nm 20 za FPGA za masafa ya kati na SoCs.

Utendaji wa juu kuliko kizazi cha awali cha masafa ya kati na ya juu
FPGAs


Maelezo ya Bidhaa

Lebo za Bidhaa

Maelezo ya kiufundi ya bidhaa

RoHS ya EU

Inakubalika

ECCN (Marekani)

3A991

Hali ya Sehemu

Inayotumika

HTS

8542.39.00.01

SVHC

Ndiyo

SVHC Imevuka Kizingiti

Ndiyo

Magari

No

PPAP

No

Jina la ukoo

Arria® 10 GX

Teknolojia ya Mchakato

20nm

I/Os za Mtumiaji

504

Idadi ya Wasajili

1708800

Voltage ya Ugavi wa Uendeshaji (V)

0.9

Vipengele vya Mantiki

1150000

Idadi ya Vizidishi

3036 (18x19)

Aina ya Kumbukumbu ya Programu

SRAM

Kumbukumbu Iliyopachikwa (Kbit)

54260

Jumla ya Idadi ya Block RAM

2713

EMACs

3

Vitengo vya Mantiki ya Kifaa

1150000

Nambari ya Kifaa cha DLL/PLL

32

Njia za Transceiver

96

Kasi ya Transceiver (Gbps)

17.4

DSP iliyojitolea

1518

PCIe

4

Uwezo wa kupanga

Ndiyo

Usaidizi wa Kupanga upya

Ndiyo

Ulinzi wa nakala

Ndiyo

Uwezo wa Kuratibu wa Mfumo

Ndiyo

Kiwango cha kasi

2

Viwango vya I/O vyenye Mwisho Mmoja

LVTTL|LVCMOS

Kiolesura cha Kumbukumbu ya Nje

DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM

Kiwango cha chini cha Voltage ya Uendeshaji (V)

0.87

Kiwango cha Juu cha Voltage ya Uendeshaji (V)

0.93

Voltage ya I/O (V)

1.2|1.25|1.35|1.5|1.8|2.5|3

Kiwango cha chini cha Joto la Uendeshaji (°C)

0

Kiwango cha Juu cha Joto la Uendeshaji (°C)

100

Daraja la Joto la Wasambazaji

Imepanuliwa

Jina la biashara

Arria

Kuweka

Mlima wa Uso

Urefu wa Kifurushi

2.95

Upana wa Kifurushi

35

Urefu wa Kifurushi

35

PCB imebadilika

1152

Jina la Kifurushi cha Kawaida

BGA

Kifurushi cha Wasambazaji

FC-FBGA

Hesabu ya Pini

1152

Umbo la Kiongozi

Mpira

Tofauti na uhusiano kati ya FPGA na CPLD

1. Ufafanuzi na sifa za FPGA

FPGAinachukua dhana mpya inayoitwa Logic Cell Array (LCA) na Configurable Mantiki Block (CLB) na Input Output (IOB) Block na Interconnect.Moduli ya mantiki inayoweza kusanidi ni kitengo cha msingi cha kutambua kazi ya mtumiaji, ambayo kwa kawaida hupangwa katika safu na kueneza chipu nzima.Moduli ya ingizo-pato IOB hukamilisha kiolesura kati ya mantiki kwenye chipu na pini ya kifurushi cha nje, na kwa kawaida hupangwa kuzunguka safu ya chipu.Wiring wa ndani huwa na urefu mbalimbali wa sehemu za waya na swichi za unganisho zinazoweza kupangwa, ambazo huunganisha vizuizi mbalimbali vya mantiki vinavyoweza kupangwa au vizuizi vya I/O ili kuunda saketi yenye utendaji maalum.

Vipengele vya msingi vya FPGA ni:

  • Kutumia FPGA kuunda mzunguko wa ASIC, watumiaji hawana haja ya uzalishaji wa mradi, wanaweza kupata chip inayofaa;
  • FPGA inaweza kutumika kama sampuli ya majaribio ya nyingine zilizobinafsishwa kikamilifu au zilizobinafsishwaMizunguko ya ASIC;
  • Kuna vichochezi vingi na pini za I/O katika FPGA;
  • FPGA ni mojawapo ya vifaa vilivyo na mzunguko mfupi zaidi wa muundo, gharama ya chini zaidi ya maendeleo na hatari ndogo zaidi katika saketi ya ASIC.
  • FPGA inachukua mchakato wa CHMOS ya kasi ya juu, matumizi ya chini ya nishati, na inaweza kuendana na viwango vya CMOS na TTL.

2, ufafanuzi na sifa za CPLD

CPLDinaundwa hasa na Logic Macro Cell (LMC) inayoweza kuratibiwa kuzunguka katikati ya kitengo cha matrix ya muunganisho unaoweza kuratibiwa, ambamo muundo wa mantiki wa LMC ni changamano zaidi, na una muundo changamano wa kiunganishi cha I/O, unaweza kuzalishwa na mtumiaji kulingana na mahitaji ya muundo maalum wa mzunguko, kukamilisha kazi fulani.Kwa sababu vizuizi vya mantiki vimeunganishwa na waya za chuma zenye urefu usiobadilika katika CPLD, sakiti ya mantiki iliyoundwa ina uwezo wa kutabiri wakati na huepuka ubaya wa utabiri usio kamili wa muda wa muundo wa muunganisho uliogawanywa.Kufikia miaka ya 1990, CPLD iliendelea kwa haraka zaidi, si tu kwa sifa za kufuta umeme, lakini pia na vipengele vya juu kama vile skanning makali na programu za mtandaoni.

Tabia za programu za CPLD ni kama ifuatavyo.

  • Rasilimali za mantiki na kumbukumbu ni nyingi (Cypress De1ta 39K200 ina zaidi ya 480 Kb ya RAM);
  • Muundo wa muda unaobadilika na rasilimali nyingi za uelekezaji;
  • Rahisi kubadilisha pato la pini;
  • Inaweza kusanikishwa kwenye mfumo na kupangwa upya;
  • Idadi kubwa ya vitengo vya I/O;

3. Tofauti na miunganisho kati ya FPGA na CPLD

CPLD ni kifupi cha kifaa cha mantiki kinachoweza kupangwa, FPGA ni ufupisho wa safu ya lango inayoweza kupangwa, kazi ya hizo mbili kimsingi ni sawa, lakini kanuni ya utekelezaji ni tofauti kidogo, kwa hivyo tunaweza kupuuza wakati mwingine tofauti kati ya hizo mbili, kwa pamoja. kinachojulikana kama kifaa cha mantiki kinachoweza kuratibiwa au CPLD/FPGA.Kuna kampuni kadhaa zinazozalisha CPLD/FPGas, tatu kubwa zaidi zikiwa ni ALTERA,XILINX, na LAT-TICE.Utendakazi wa mantiki ya mtengano wa CPLD ni nguvu sana, kitengo kikuu kinaweza kutenganisha dazeni au hata zaidi ya ingizo la kimantiki 20-30.Hata hivyo, LUT ya FPGA inaweza tu kushughulikia mantiki ya mchanganyiko wa pembejeo 4, kwa hivyo CPLD inafaa kwa kubuni mantiki changamano kama vile kusimbua.Hata hivyo, mchakato wa utengenezaji wa FPGA huamua kwamba idadi ya LUTs na vichochezi vilivyomo kwenye chip ya FPGA ni kubwa sana, mara nyingi maelfu ya maelfu,CPLD kwa ujumla inaweza kufikia vitengo 512 vya kimantiki, na ikiwa bei ya chip imegawanywa kwa idadi ya kimantiki. vitengo, wastani wa gharama ya kitengo cha mantiki ya FPGA ni ya chini sana kuliko ile ya CPLD.Kwa hivyo ikiwa idadi kubwa ya vichochezi hutumiwa katika muundo, kama vile kubuni mantiki changamano ya kuweka saa, basi kutumia FPGA ni chaguo nzuri.

Ingawa FPGA na CPLD zote ni vifaa vya ASIC vinavyoweza kupangwa na vina sifa nyingi za kawaida, kwa sababu ya tofauti katika muundo wa CPLD na FPGA, zina sifa zao wenyewe:

  • CPLD inafaa zaidi kwa ajili ya kukamilisha algoriti na mantiki mseto, na FPGA inafaa zaidi kwa kukamilisha mantiki mfuatano.Kwa maneno mengine, FPGA inafaa zaidi kwa muundo tajiri wa flip-flop, wakati CPLD inafaa zaidi kwa muundo wa flip-flop na muda wa bidhaa tajiri.
  • Muundo unaoendelea wa uelekezaji wa CPLD huamua kuwa ucheleweshaji wake wa wakati ni sawa na unaweza kutabirika, wakati muundo wa uelekezaji uliogawanywa wa FPGA huamua kuwa ucheleweshaji wake hautabiriki.
  • FPGA ina unyumbufu zaidi kuliko CPLD katika upangaji.
  • CPLD imepangwa kwa kurekebisha kazi ya mantiki ya mzunguko wa ndani uliowekwa, wakati FPGA imepangwa kwa kubadilisha wiring ya uunganisho wa ndani.
  • Fpgas inaweza kupangwa chini ya milango ya mantiki, wakati CPLDS imepangwa chini ya vizuizi vya mantiki.
  • FPGA imeunganishwa zaidi kuliko CPLD na ina muundo tata zaidi wa waya na utekelezaji wa mantiki.

Kwa ujumla, matumizi ya nguvu ya CPLD ni kubwa kuliko ya FPGA, na juu ya shahada ya ushirikiano, ni wazi zaidi.


  • Iliyotangulia:
  • Inayofuata:

  • Andika ujumbe wako hapa na ututumie