(Mpya na Asili) Inapatikana 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Sifa za Bidhaa

 Safu ya lango linaloweza kupangwa kwenye uwanja

 Asafu ya lango linaloweza kupangwa shambani(FPGA) nimzunguko jumuishiiliyoundwa ili kusanidiwa na mteja au mbuni baada ya utengenezaji - kwa hivyo nenouga-programmable.Usanidi wa FPGA kwa ujumla umebainishwa kwa kutumia alugha ya maelezo ya vifaa(HDL), sawa na ile inayotumika kwamzunguko jumuishi wa programu-maalum(ASIC).Michoro ya mzungukohapo awali zilitumika kubainisha usanidi, lakini hii inazidi kuwa nadra kutokana na ujio waelektroniki kubuni automatiseringzana.

FPGA zina safu yainayoweza kupangwa vitalu vya mantiki, na safu ya viunganishi vinavyoweza kusanidiwa upya vinavyoruhusu vizuizi kuunganishwa pamoja.Vitalu vya mantiki vinaweza kusanidiwa kufanya kazi ngumukazi za mchanganyiko, au fanya kama rahisimilango ya mantikikamaNAnaXOR.Katika FPGA nyingi, vizuizi vya mantiki pia vinajumuishavipengele vya kumbukumbu, ambayo inaweza kuwa rahisiflip-flopsau vizuizi kamili zaidi vya kumbukumbu.^[1]FPGA nyingi zinaweza kupangwa upya ili kutekeleza tofautikazi za mantiki, kuruhusu kunyumbulikakompyuta inayoweza kusanidiwa upyakama inavyofanyika katikaprogramu ya kompyuta.

FPGA zina jukumu kubwa katikamfumo uliopachikwamaendeleo kutokana na uwezo wao wa kuanzisha uundaji wa programu ya mfumo kwa wakati mmoja na maunzi, kuwezesha uigaji wa utendaji wa mfumo katika awamu ya mapema sana ya usanidi, na kuruhusu majaribio mbalimbali ya mfumo na marudio ya muundo kabla ya kukamilisha usanifu wa mfumo.^[2]

Historia[hariri]

Sekta ya FPGA ilichipuka kutokakumbukumbu ya kusoma tu inayoweza kupangwa(PROM) navifaa vya mantiki vinavyoweza kupangwa(PLDs).PROM na PLD zote zilikuwa na chaguo la kuratibiwa katika vikundi kiwandani au shambani (inayoweza kupangwa kwenye uwanja).^[3]

Alterailianzishwa mwaka wa 1983 na iliwasilisha kifaa cha mantiki cha kwanza cha tasnia inayoweza kupangwa tena mnamo 1984 - EP300 - ambayo ilikuwa na dirisha la quartz kwenye kifurushi ambacho kiliruhusu watumiaji kuangaza taa ya urujuani kwenye kikapu ili kufutaEPROMseli zilizoshikilia usanidi wa kifaa.^[4]

Xilinxilizalisha shamba la kwanza linaloweza kutumika kibiasharasafu ya langomwaka 1985^[3]- XC2064.^[5]XC2064 ilikuwa na milango inayoweza kupangwa na miunganisho inayoweza kupangwa kati ya milango, mwanzo wa teknolojia mpya na soko.^[6]XC2064 ilikuwa na vizuizi 64 vya mantiki vinavyoweza kusanidiwa (CLB), na pembejeo mbili za tatu.meza za kuangalia(LUTs).^[7]

Mnamo 1987, theKituo cha Vita vya Uso wa Majiniilifadhili jaribio lililopendekezwa na Steve Casselman kutengeneza kompyuta ambayo ingetumia milango 600,000 inayoweza kupangwa upya.Casselman alifanikiwa na hati miliki inayohusiana na mfumo ilitolewa mnamo 1992.^[3]

Altera na Xilinx ziliendelea bila kupingwa na zilikua haraka kutoka 1985 hadi katikati ya miaka ya 1990 wakati washindani walichipua, na kusababisha sehemu kubwa ya sehemu yao ya soko.Kufikia 1993, Actel (sasaMicrosemi) alikuwa akihudumia takriban asilimia 18 ya soko.^[6]

Miaka ya 1990 ilikuwa kipindi cha ukuaji wa haraka wa FPGAs, katika uboreshaji wa mzunguko na kiasi cha uzalishaji.Mwanzoni mwa miaka ya 1990, FPGAs zilitumika kimsingi katikamawasiliano ya simunamitandao.Kufikia mwisho wa muongo, FPGAs zilipata njia ya matumizi ya watumiaji, magari, na viwandani.^[8]

Kufikia 2013, Altera (asilimia 31), Actel (asilimia 10) na Xilinx (asilimia 36) kwa pamoja waliwakilisha takriban asilimia 77 ya soko la FPGA.^[9]

Kampuni kama Microsoft zimeanza kutumia FPGA ili kuharakisha utendakazi wa hali ya juu, mifumo ya kikokotozi (kama vilevituo vya datawanaofanya kazi zaoInjini ya utafutaji ya Bing), kutokana nautendaji kwa wattfaida FPGAs kutoa.^[10]Microsoft ilianza kutumia FPGAskuongeza kasiBing mnamo 2014, na mnamo 2018 ilianza kupeleka FPGAs kwenye mizigo mingine ya kituo cha data kwa zao.Azure kompyuta ya wingujukwaa.^[11]

Muda ufuatao unaonyesha maendeleo katika vipengele tofauti vya muundo wa FPGA:

Milango

• 1987: milango 9,000, Xilinx^[6]
• 1992: 600,000, Idara ya Vita vya Uso wa Majini^[3]
• Mapema miaka ya 2000: mamilioni^[8]
• 2013: milioni 50, Xilinx^[12]

Ukubwa wa soko

• 1985: FPGA ya kwanza ya kibiashara : Xilinx XC2064^[5][6]
• 1987: $ 14 milioni^[6]
• c.1993: > $385 milioni^{[6][uthibitishaji umeshindwa]}
• 2005: $ 1.9 bilioni^[13]
• Makadirio ya 2010: $ 2.75 bilioni^[13]
• 2013: $5.4 bilioni^[14]
• Makadirio ya 2020: $ 9.8 bilioni^[14]

Ubunifu huanza

Akuanza kwa kubunini muundo mpya maalum wa kutekelezwa kwenye FPGA.

• 2005: 80,000^[15]
• 2008: 90,000^[16]

Ubunifu[hariri]

FPGA za kisasa zina rasilimali kubwa yamilango ya mantikina vizuizi vya RAM ili kutekeleza hesabu ngumu za dijiti.Kama miundo ya FPGA hutumia viwango vya haraka vya I/O na data inayoelekeza pande mbilimabasi, inakuwa changamoto kuthibitisha muda sahihi wa data halali ndani ya muda wa kusanidi na kushikilia muda.

Upangaji wa sakafuhuwezesha mgao wa rasilimali ndani ya FPGA ili kukidhi vikwazo hivi vya muda.FPGA zinaweza kutumika kutekeleza utendakazi wowote wa kimantiki ambaoASICinaweza kufanya.Uwezo wa kusasisha utendakazi baada ya usafirishaji,usanidi upya wa sehemuya sehemu ya muundo^[17]na gharama za chini za uhandisi zisizo za mara kwa mara zinazohusiana na muundo wa ASIC (bila kujali gharama ya kitengo cha juu kwa ujumla), hutoa faida kwa programu nyingi.^[1]

Baadhi ya FPGA zina vipengele vya analogi pamoja na vitendaji vya kidijitali.Kipengele cha kawaida cha analog ni programu inayoweza kupangwakiwango cha kuuawakwenye kila pini ya pato, ikiruhusu mhandisi kuweka viwango vya chini kwenye pini zilizopakiwa kidogo ambazo vinginevyo angefanyapeteauwanandoakwa njia isiyokubalika, na kuweka viwango vya juu zaidi kwenye pini zilizopakiwa sana kwenye chaneli za kasi ya juu ambazo zingefanya kazi polepole sana.^[18][19]Pia kawaida ni quartz-oscillators kioo, on-chip resistance-capacitance oscillators, naloops zilizofungwa kwa awamuiliyopachikwaoscillators kudhibiti voltagehutumika kutengeneza na usimamizi wa saa na pia kwa serializer-deserializer ya kasi ya juu (SERDES) kusambaza saa na uokoaji wa saa ya kipokeaji.Kawaida kawaida ni tofautiwalinganishikwenye pini za kuingiza zilizoundwa kuunganishwa nazoishara tofautinjia.Wachache"ishara mchanganyikoFPGAs” zimeunganisha pembeniviongofu vya analog-to-digital(ADCs) navigeuzi vya digital-to-analog(DACs) zilizo na vizuizi vya hali ya mawimbi ya analogi zinazoruhusu kufanya kazi kama amfumo-on-a-chip(SoC).^[20]Vifaa kama hivyo hutia ukungu kati ya FPGA, ambayo hubeba zile za dijiti na sufuri kwenye kitambaa chake cha ndani kinachoweza kuunganishwa, nasafu ya analogi inayoweza kupangwa(FPAA), ambayo hubeba thamani za analogi kwenye kitambaa chake cha ndani kinachoweza kupangwa cha muunganisho.

Vizuizi vya mantiki[hariri]

Makala kuu:Kizuizi cha mantiki

Mfano uliorahisishwa wa kielelezo cha seli ya mantiki (LUT -Jedwali la kutazama, FA -Nyongeza kamili, DFF -Flip-flop ya aina ya D)

Usanifu wa kawaida wa FPGA una safu yavitalu vya mantiki(vinaitwa vizuizi vya mantiki vinavyoweza kusanidiwa, CLB, au vizuizi vya safu ya mantiki, LAB, kulingana na muuzaji),Pedi za I/O, na njia za kuelekeza.^[1]Kwa ujumla, njia zote za uelekezaji zina upana sawa (idadi ya waya).Pedi nyingi za I/O zinaweza kutoshea kwenye urefu wa safu moja au upana wa safu wima moja katika safu.

"Mzunguko wa maombi lazima iwekwe kwenye FPGA yenye rasilimali za kutosha.Ingawa idadi ya CLB/LABs na I/Os zinazohitajika hubainishwa kwa urahisi kutoka kwa muundo, idadi ya nyimbo za uelekezaji zinazohitajika zinaweza kutofautiana kwa kiasi kikubwa hata kati ya miundo yenye kiasi sawa cha mantiki.(Kwa mfano, akubadili upauinahitaji uelekezaji zaidi kuliko asafu ya systolicna hesabu sawa ya lango.Kwa kuwa nyimbo zisizotumika za uelekezaji huongeza gharama (na kupunguza utendakazi) wa sehemu bila kutoa manufaa yoyote, watengenezaji wa FPGA hujaribu kutoa nyimbo za kutosha ili miundo mingi itakayotoshea kulingana nameza za kuangalia(LUTs) na I/Os zinaweza kuwakupitishwa.Hii inaamuliwa na makadirio kama yale yanayotokana naKanuni ya kukodishaau kwa majaribio ya miundo iliyopo.”^[21]Kufikia 2018,mtandao-on-chipusanifu wa uelekezaji na muunganisho unatengenezwa.^{[nukuu inahitajika]}

Kwa ujumla, kizuizi cha mantiki kinajumuisha seli chache za mantiki (zinazoitwa ALM, LE, kipande nk).Seli ya kawaida inajumuisha LUT ya pembejeo 4, afira kamili(FA) na aFlip-flop ya aina ya D.Hizi zinaweza kugawanywa katika LUT mbili za pembejeo 3.Katikahali ya kawaidahizo zimeunganishwa kuwa LUT ya pembejeo 4 kupitia ya kwanzanyingi(mux).Katikahesabumode, matokeo yao yanalishwa kwa adder.Uteuzi wa modi umewekwa kwenye mux ya pili.Pato linaweza kuwa amaya kusawazishaauisiyolingana, kulingana na programu ya mux ya tatu.Kwa mazoezi, nzima au sehemu za adder nikuhifadhiwa kama vitendajikwenye LUTs ili kuokoanafasi.^[22][23][24]

Vitalu vigumu[hariri]

Familia za kisasa za FPGA hupanua uwezo ulio hapo juu ili kujumuisha utendakazi wa kiwango cha juu uliowekwa kwenye silicon.Kuwa na vitendaji hivi vya kawaida vilivyopachikwa kwenye sakiti hupunguza eneo linalohitajika na kuzipa kazi hizo kasi zaidi ikilinganishwa na kuzijenga kutoka kwa vitu vya awali vya kimantiki.Mifano ya haya ni pamoja navizidishio, jumlaVizuizi vya DSP,wasindikaji walioingia, mantiki ya kasi ya juu ya I/O na kupachikwakumbukumbu.

FPGA za hali ya juu zinaweza kuwa na kasi ya juutransceivers za gigabit nyinginacores ngumu za IPkama vilecores ya processor,Ethaneti vitengo vya udhibiti wa ufikiaji wa kati,PCI/PCI Expressvidhibiti, na vidhibiti vya kumbukumbu vya nje.Cores hizi zipo kando ya kitambaa kinachoweza kupangwa, lakini zimejengwa nje yatransistorsbadala ya LUTs kwa hivyo wana kiwango cha ASICutendajinamatumizi ya nguvubila kutumia kiasi kikubwa cha rasilimali za kitambaa, na kuacha zaidi ya kitambaa bure kwa mantiki ya maombi maalum.Transceivers za gigabit nyingi pia zina utendakazi wa hali ya juu wa pembejeo na mzunguko wa analogi pamoja na viboreshaji vya kasi ya juu na viondoaji bidhaa, vijenzi ambavyo haviwezi kujengwa kwa kutumia LUTs.Utendaji wa tabaka la juu zaidi (PHY) kama vileusimbaji wa mstariinaweza au isitekelezwe pamoja na viboreshaji na viondoaji kwa mantiki ngumu, kulingana na FPGA.