Kifurushi cha LM46002AQPWPRQ1 HTSSOP16 saketi iliyojumuishwa ya IC Chip mpya ya vijenzi vya umeme vya doa
Sifa za Bidhaa
AINA | MAELEZO |
Kategoria | Mizunguko Iliyounganishwa (ICs) |
Mfr | Vyombo vya Texas |
Msururu | Magari, AEC-Q100, SIMPLE SWITCHER® |
Kifurushi | Tape & Reel (TR) Kata Tape (CT) Digi-Reel® |
SPQ | 2000T&R |
Hali ya Bidhaa | Inayotumika |
Kazi | Shuka |
Usanidi wa Pato | Chanya |
Topolojia | Buck |
Aina ya Pato | Inaweza kurekebishwa |
Idadi ya Matokeo | 1 |
Voltage - Ingizo (Dakika) | 3.5V |
Voltage - Ingizo (Upeo) | 60V |
Voltage - Pato (Dak/Isiyohamishika) | 1V |
Voltage - Pato (Upeo) | 28V |
Ya Sasa - Pato | 2A |
Mara kwa mara - Kubadilisha | 200kHz ~ 2.2MHz |
Kirekebishaji Kilandanishi | Ndiyo |
Joto la Uendeshaji | -40°C ~ 125°C (TJ) |
Aina ya Kuweka | Mlima wa Uso |
Kifurushi / Kesi | Pedi ya Uwazi ya 16-TSSOP (0.173", 4.40mm upana) |
Kifurushi cha Kifaa cha Wasambazaji | 16-HTSSOP |
Nambari ya Msingi ya Bidhaa | LM46002 |
Mchakato wa utengenezaji wa chip
Mchakato kamili wa kutengeneza chip ni pamoja na muundo wa chip, utengenezaji wa kaki, ufungaji wa chip, na upimaji wa chip, ambapo mchakato wa utengenezaji wa kaki ni ngumu sana.
Hatua ya kwanza ni muundo wa chip, ambao unategemea mahitaji ya muundo, kama vile malengo ya kazi, vipimo, mpangilio wa mzunguko, vilima vya waya na maelezo, nk. "Michoro ya kubuni" hutolewa;photomasks hutolewa mapema kulingana na sheria za chip.
②.Uzalishaji wa kaki.
1. Vipu vya silicon hukatwa kwa unene unaohitajika kwa kutumia kipande cha kaki.Kadiri kaki inavyopungua ndivyo gharama ya uzalishaji inavyopungua, lakini ndivyo mchakato unavyohitaji zaidi.
2. kufunika uso wa kaki na filamu ya photoresist, ambayo inaboresha upinzani wa kaki kwa oxidation na joto.
3. Ukuzaji na uwekaji wa picha za kaki hutumia kemikali ambazo ni nyeti kwa mwanga wa UV, yaani, huwa laini zaidi zinapowekwa kwenye mwanga wa UV.Sura ya chip inaweza kupatikana kwa kudhibiti nafasi ya mask.Kipiga picha kinawekwa kwenye kaki ya silicon ili iweze kuyeyuka inapoangaziwa na mwanga wa UV.Hii inafanywa kwa kutumia sehemu ya kwanza ya mask ili sehemu ambayo inakabiliwa na mwanga wa UV itafutwa na sehemu hii iliyoyeyuka inaweza kuosha na kutengenezea.Sehemu hii iliyoyeyushwa inaweza kisha kuosha na kutengenezea.Sehemu iliyobaki basi ina umbo la mpiga picha, na kutupa safu ya silika inayotaka.
4. Sindano ya ions.Kutumia mashine ya etching, mitego ya N na P huwekwa kwenye silicon isiyo wazi, na ioni hudungwa ili kuunda makutano ya PN (lango la mantiki);safu ya juu ya chuma kisha huunganishwa kwenye saketi kwa unyunyu wa hali ya hewa ya kemikali na kimwili.
5. Upimaji wa kaki Baada ya taratibu zilizo hapo juu, kimiani cha kete huundwa kwenye kaki.Tabia za umeme za kila kufa hujaribiwa kwa kupima pini.
③.Ufungaji wa chip
Kaki iliyokamilishwa imewekwa, imefungwa kwa pini, na inafanywa katika vifurushi mbalimbali kulingana na mahitaji.Mifano: DIP, QFP, PLCC, QFN, na kadhalika.Hili huamuliwa hasa na tabia za utumaji maombi, mazingira ya utumaji programu, hali ya soko, na mambo mengine ya pembeni.
④.Mtihani wa chip
Mchakato wa mwisho wa utengenezaji wa chip ni upimaji wa bidhaa uliomalizika, ambao unaweza kugawanywa katika upimaji wa jumla na upimaji maalum, wa kwanza ni kujaribu sifa za umeme za chip baada ya ufungaji katika mazingira anuwai, kama vile matumizi ya nguvu, kasi ya kufanya kazi, upinzani wa voltage, nk Baada ya kupima, chips huwekwa katika darasa tofauti kulingana na sifa zao za umeme.Jaribio hilo maalum linatokana na vigezo vya kiufundi vya mahitaji maalum ya mteja, na baadhi ya chips kutoka vipimo na aina zinazofanana hupimwa ili kuona kama zinaweza kukidhi mahitaji maalum ya mteja, ili kuamua ikiwa chips maalum zinapaswa kuundwa kwa ajili ya mteja.Bidhaa ambazo zimefaulu jaribio la jumla huwa na lebo za vipimo, nambari za muundo na tarehe za kiwanda na huwekwa kabla ya kuondoka kwenye kiwanda.Chips ambazo hazifaulu mtihani huainishwa kama zilizopunguzwa au kukataliwa kulingana na vigezo ambavyo wamepata.